福建师范大学电子信息工程专业《EDA技术》作业及答案2
搜题
1、常用的集成FPGA/CPLD开发工具有哪些()。
A.MAX+plus II
B.Quartus II
C.ISE
D.ispLEVER
本题答案：
ABCD
ABCD
2、EDA技术发展阶段描述正确的是()。
A.CAD阶段
B.CAE阶段
C.EDA阶段
D.以上都不对
本题答案：
ABC
ABC
3、状态机常用的编码方式有()。
A.顺序编码
B.格雷编码
C.约翰逊编码
D.一位热码
本题答案：
ABCD
ABCD
4、基于EDA技术的设计中，通常有两种设计思路()。
A.自顶向下
B.自底向上
C.自前向后
D.自后向前
本题答案：
AB
AB
5、用PLD器件实现设计的优势有哪些()?
A.周期短
B.投入少
C.风险小
D.对于成熟的设计往往采用PLD
本题答案：
ABC
ABC
6、衡量仿真器性能的重要指标有哪些()。
A.仿真速度
B.仿真的准确性
C.仿真的易用性
本题答案：
ABC
ABC
7、常用的综合工具有哪些()。
A.FPGA Express
B.FPGA compiler
C.Synplify Pro
本题答案：
ABC
ABC
8、TOP-down设计一般分为哪几个层次()。
A.系统级
B.功能级
C.门级
D.开关级
本题答案：
ABCD
ABCD
9、下面哪些是专业提供PLD器件厂商()。
A.Xilinx
B.Altera
C.Lattice
D.Micsoftware
本题答案：
ABC
ABC
10、综合有哪几种形式()。
A.RTL
B.逻辑综合
C.将逻辑门表示转换到版图表示
本题答案：
ABC
ABC
11、把适配后生成的编程文件装入到PLD器件中的过程称为下载。()
A.正确
B.错误
本题答案：
A
A
12、Verilog HDL和VHDL目前还都不是IEEE标准。()
A.正确
B.错误
本题答案：
B
B
13、IP核中的软核与生产工艺无关，不涉及物理实现，为后续设计留有很大空间。()
A.正确
B.错误
本题答案：
A
A
14、Verilog HDL中的常量主要有：整数，实数和字符串。()
A.正确
B.错误
本题答案：
A
A
15、在IC设计领域中，IP核一般完成某种功能的设计模块。()
A.正确
B.错误
本题答案：
A
A
16、混合仿真器就是能同时支持Verilog和VHDL的仿真器。()
A.正确
B.错误
本题答案：
A
A
17、Verilog HDL不支持条件语句。()
A.正确
B.错误
本题答案：
B
B
18、Verilog HDL不支持逻辑运算符。()
A.正确
B.错误
本题答案：
B
B
19、PLD是Programmable Logic Device，可编程逻辑器件的缩写。()
A.正确
B.错误
本题答案：
A
A
20、时序仿真也叫后仿真。()
A.正确
B.错误
本题答案：
A
A
21、FPGA是Field Programmable Gate Array，现场可编程门阵列的缩写。()
A.正确
B.错误
本题答案：
A
A
22、状态机设计主要包含三个对象：当前状态，次状态和输出逻辑。()
A.正确
B.错误
本题答案：
A
A
23、仿真是EDA的精髓所在。()
A.正确
B.错误
本题答案：
A
A
24、Verilog程序的基本设计单元是“模块”(module)。()
A.正确
B.错误
本题答案：
A
A
25、仿真器按对设计语言的不同处理方式分为两类：编译型仿真器和解释型仿真器。()
A.正确
B.错误
本题答案：
A
A